• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es ist eine Schnittstellenvorrichtung (1) zur Datenrückgewinnung vorgesehen, der ein eingangsseitig anliegendes analoges Signal, das Daten gemäß einer Kodierung beinhaltet, mit einer ersten Komponente (I) und einer zweiten Komponente (Q) einem Signalprozessor (5) zuführt. Der Signalprozessor (5) erzeugt daraus einen kontinuierlichen, demodulierten Datenstrom (Sym). Der Datenstrom (Sym) wird einer angeschlossenen Verzögerungseinheit (6) zugeführt, deren Ausgang (61) zur Bereitstellung der abgelegten Datensymbole ausgebildet ist und deren Verzögerung in der Bereitstellung durch ein Signal (SD) an einem Steuereingang einstellbar ist. Gemäß dem vorgeschlagenen Prinzip ist dadurch an eine analoge I/Q-Schnittstelle einer Basisbandeinheit ein digitaler Modulator anschließbar.There is provided an interface device (1) for data recovery, which supplies an input analog signal including data according to a coding to a signal processor (5) with a first component (I) and a second component (Q). The signal processor (5) generates from this a continuous, demodulated data stream (Sym). The data stream (Sym) is fed to a connected delay unit (6) whose output (61) is designed to provide the stored data symbols and whose delay in the provision by a signal (SD) at a control input is adjustable. According to the proposed principle, a digital modulator can thereby be connected to an analog I / Q interface of a baseband unit.
    公开号:DE102004007239A1
    申请号:DE200410007239
    申请日:2004-02-13
    公开日:2005-09-08
    发明作者:Stefan Herzinger；Christian MÜNKER；Burkhard Dr. Neurauter
    申请人:Infineon Technologies AG；
    IPC主号:H04B1-38
    专利说明:
    [0001] DieErfindung betrifft eine Schnittstellenvorrichtung zur Datenrückgewinnung.Die Erfindung betrifft weiterhin ein Verfahren zur Datenrückgewinnung undSynchronisation sowie eine Verwendung der Schnittstellenvorrichtung.TheThe invention relates to an interface device for data recovery.The invention further relates to a method for data recovery andSynchronization and use of the interface device.
    [0002] Senderfür Mobilfunkgeräte umfassenzumeist eine Basisbandeinheit mit einer analogen Schnittstelle zurAbgabe eines komplexen Basisbandsignals mit einer Inphase-KomponenteI und einer Quadratur-Komponente Q. Diese ist standardisiert undwird als I/Q-Schnittstelle der Basisbandeinheit bezeichnet. DieBasisbandeinheit verarbeitet die zu sendenden Informationen bzw.Daten, welche in Form einer Bitfolge vorliegen. Die Bits werdenin Abhängigkeiteiner gewähltenModulationsart codiert und ergeben ein komplexes Basisbandsignal,das somit eine Folge von Datensymbolen repräsentiert.transmitterfor mobile devicesusually a baseband unit with an analog interface toDelivering a complex baseband signal with an in-phase componentI and a quadrature component Q. This is standardized andis referred to as the I / Q interface of the baseband unit. TheBaseband unit processes the information to be sent orData which is in the form of a bit sequence. The bits will bedependent ona chosen oneModulation type encodes and gives a complex baseband signal,thus representing a sequence of data symbols.
    [0003] Andie analoge I/Q-Schnittstelle der Basisbandeinheit wird dann eineHochfrequenzeinheit angeschlossen, die das analoge Basisbandsignalauf die Sendefrequenz umsetzt. In bekannten Ausführungen erfolgt die Umsetzungdurch einen speziellen als I/Q-Modulator bezeichneten Mischer.Atthe analog I / Q interface of the baseband unit then becomes aRadio frequency unit connected to the analog baseband signalto the transmission frequency. In known embodiments, the implementation takes placeby a special mixer called I / Q modulator.
    [0004] Beineueren Sendeanordnungen wird aber für die Umsetzung des Basisbandsignalsauf die HF-Sendefrequenz ein sogenannter digitaler Modulator verwendet,dessen Eingängezur Zuführungdigitaler Information oder Daten bevorzugt in Form digitaler Basisbandsignalebeispielsweise digitaler I und Q Signale ausgebildet sind. Den Erfindernsind solche digitalen Modulatoren vor allem für die Verwendung für Sendeeinrichtungendes GSM-Mobilfunkstandard bekannt. Der Standard verwendet als Modulationsarteine Frequenzumtastung, die besonders einfach in digitalen Modulatorenrealisierbar ist. Ein Anschluss eines digitalen Modulators an einebekannte analoge Standard-I/Q-Schnittstelle einer Basisbandeinheitist aber aufgrund der analogen Ausgangssignale der Basisbandeinheitbei diesen Sendeeinrichtungen nicht möglich.atnewer transmission arrangements will, however, for the implementation of the baseband signalusing a so-called digital modulator on the RF transmission frequency,its entrancesto the feederdigital information or data preferably in the form of digital baseband signalsFor example, digital I and Q signals are formed. The inventorsSuch digital modulators are primarily for use with transmittersknown from the GSM mobile radio standard. The standard used as a modulation typea frequency shift keying that is particularly easy in digital modulatorsis feasible. A connection of a digital modulator to aknown standard analog I / Q interface of a baseband unitbut is due to the analog output signals of the baseband unitnot possible with these transmitters.
    [0005] Aufgabeder Erfindung ist es, eine Anordnung vorzusehen, mit deren Hilfeeine Kopplung einer analogen I/Q-Schnittstelle. und eines digitalen Modulatorsmöglichwird. Weiterhin ist es Aufgabe der Erfindung, ein Verfahren vorzusehen,mit dem analoge I- bzw. Q-Signale für einen digitalen Modulatoraufbereitet werden. Letztlich ist es Aufgabe der Erfindung, eineVerwendung füreine solche Anordnung vorzusehen.taskThe invention is to provide an arrangement by means of whicha coupling of an analog I / Q interface. and a digital modulatorpossiblebecomes. It is another object of the invention to provide a methodwith the analog I or Q signals for a digital modulatorbe prepared. Ultimately, it is an object of the invention, aUse forto provide such an arrangement.
    [0006] DieseAufgaben werden mit den Gegenständender unabhängigenPatentansprüche1, 13 und 16 gelöst.TheseTasks become with the objectsthe independent oneclaims1, 13 and 16 solved.
    [0007] ZurLösungder Aufgabe ist eine Schnittstellenvorrichtung, ein sogenannterI/Q-Digitaladapter vorgesehen, die eine Analog-Digital-Wandlereinheit umfasst.Die Analog-Digital-Wandlereinheitist zur Zuführungeines analogen Signals mit einer ersten und einer zweiten Komponenteund zur Umwandlung des analogen Signals in ein wertdiskretes Signalmit einer ersten und zweiten Komponente ausgebildet. Das analogeSignal repräsentiertein Datensymbol bzw. eine Folge von Datensymbolen gemäß einer Kodierung.An den Ausgang der Analog-Digital-Wandlereinheit ist eine Signalprozessoreinheit angeschlossen,die an einen Ausgang ein wertdiskretes Signal abgibt, welches einemDatensymbol eines am Eingang der Analog-Digital-Wandlereinheit anliegendenanalogen Signals entspricht. Der Signalprozessor ist somit zur Demodulationeines eingangsseitig anliegenden Signals in die Datensymbole undzur Abgabe dieser Datensymbole an einen Ausgang ausgebildet. DerAusgang des Signalprozessors ist mit einer Verzögerungseinheit verbunden. DieVerzögerungseinheitweist einen Ausgang zur Bereitstellung auf, wobei eine Verzögerungszeithinsichtlich der Bereitstellung durch ein Signal an einen Steuereingangeinstellbar ist.tosolutionThe object is an interface device, a so-calledI / Q digital adapter, which includes an analog-to-digital converter unit.The analog-to-digital converter unitis to the feederan analog signal having a first and a second componentand for converting the analog signal into a discrete-value signalformed with a first and second component. The analogueSignal representsa data symbol or a sequence of data symbols according to a coding.To the output of the analog to digital converter unit is connected a signal processor unit,which outputs a value discrete signal to an output, which aData symbol of one present at the input of the analog-to-digital converter unitanalog signal corresponds. The signal processor is thus for demodulationan input signal in the data symbols anddesigned to deliver these data symbols to an output. Of theOutput of the signal processor is connected to a delay unit. Thedelay unithas an output to provide, with a delay timein terms of provision by a signal to a control inputis adjustable.
    [0008] DieSchnittstellenanordnung wandelt so ein analoges eingangsseitig anliegendesSignal aus den beiden Komponenten in eine Folge von Datensymbolenzurückund gibt diese verzögertan einen Ausgang aus. Er führteine Datenrückgewinnungdurch. In zweckmäßiger Ausführung sinddie beiden Komponenten durch die Inphase- und die Quadratur-Komponente I undQ gebildet. Die Datensymbole enthalten bevorzugt die zwei logischenZustände "0" und "1".In Abhängigkeitder gewähltenKodierung ist genau einer der beiden logischen Zustände in dem Datensymbolenthalten. Es könnenaber auch mehrere sein.TheInterface arrangement thus converts an analogue input sideSignal from the two components into a sequence of data symbolsbackand gives it a delayto an output. He leadsa data recoveryby. In an expedient embodimentthe two components by the in-phase and the quadrature component I andQ formed. The data symbols preferably contain the two logical onesStates "0" and "1".Dependent onthe chosen oneEncoding is exactly one of the two logical states in the data symbolcontain. It canbut also be several.
    [0009] Dasam Ausgang der Schnittstellenvorrichtung abgreifbare Signal umfaßt dahereine Folge von Datensymbolen bzw. logischen Zuständen, wobei eine Verzögerungszeitzwischen dem eingangsseitig anliegenden Signal und dem Ausgangssignaleinstellbar ist. Die Folge wird einem digitalen Modulator zugeführt, dereine Modulation mit einer Phasen- bzw. Frequenzmodulation enthält. Einsolch digitaler Modulator läßt sichmit Hilfe der erfindungsgemäßen Schnittstellenvorrichtungin einfacher Weise an einer standardanalogen I/Q-Schnittstelle einerBasisbandseinheit betreiben.TheThe signal which can be tapped off at the output of the interface device therefore comprisesa sequence of data symbols or logic states, wherein a delay timebetween the input signal and the output signalis adjustable. The sequence is fed to a digital modulator whichcontains a modulation with a phase or frequency modulation. Onesuch a digital modulator can bewith the aid of the interface device according to the inventionin a simple way on a standard analog I / Q interface oneOperate baseband unit.
    [0010] Esist in diesem Zusammenhang zweckmäßig, wenn die Analog-Digital-Wandlereinheitzwei Analog-Digital-Wandler umfaßt, wobei ein erster Analog-Digital-Wandleran einen Anschluß für eine ersteKomponente des eingangsseitig anliegenden Signals und der zweiteAnalog-Digital-Wandler an einen Anschluß für eine zweite Komponente deseingangsseitig anliegenden Signals angeschlossen ist.It is expedient in this context if the analog-to-digital converter unit comprises two analog-to-digital converters, wherein a first Analog-to-digital converter is connected to a terminal for a first component of the input-side signal and the second analog-to-digital converter to a terminal for a second component of the input side signal is connected.
    [0011] Ineiner Weiterbildung der Erfindung ist der Signalprozessor zur Detektioneiner Frequenzveränderungoder einer Änderungder Drehrichtung des Phasenwinkels ausgebildet. Abhängig vondem Dateninhalt des eingangsseitig anliegenden Signals verändern dieInphase-Komponente I und die Quadratur-Komponente Q ihre Amplitude sowie ihrePhasenlage zueinander. Im Gesamtsignal aus den der Inphase- undder Quadratur-Komponenteführt dieszu einer Änderungder Amplitude sowie einem Richtungswechsel in der Drehrichtung derPhase von positiver in negativer Richtung oder umgekehrt bzw. einerFrequenzumtastung. Durch eine Detektion des Signalprozessors aufeine solche Änderungist daher der genaue Zeitpunkt eines Symbolwechsels im analogenBasisbandsignal bekannt. Dies ist insbesondere dann von Vorteil,wenn der Signalprozessor einen Synchronisationsausgang zur Abgabeeines Synchronisationssignals umfaßt. Eine Synchronisation zwischenEingangs- und Ausgangssignal erfolgt in einfacher Weise bevorzugtbei einem Übergangzwischen zwei Symbolen im analogen Basisbandsignal. Bei gepulstmodulierten Signalen ist somit eine einfache Erkennung des Pulsanfangsmöglich.Ina development of the invention is the signal processor for detectiona frequency changeor a changeformed the direction of rotation of the phase angle. Depending onthe data content of the input signal to change theIn-phase component I and the quadrature component Q their amplitude and theirPhase relation to each other. In the overall signal from the in-phase andthe quadrature componentdoes thisto a changethe amplitude and a change of direction in the direction of rotation ofPhase from positive to negative or vice versa or oneFrequency shift keying. By detecting the signal processorsuch a changeis therefore the exact time of a symbol change in the analogBaseband signal known. This is particularly advantageouswhen the signal processor outputs a synchronization outputa synchronization signal. A synchronization betweenInput and output is carried out in a simple manner preferredat a transitionbetween two symbols in the analog baseband signal. When pulsedmodulated signals is thus a simple detection of the beginning of the pulsepossible.
    [0012] Ineiner anderen Weiterbildung ist die Erfindung dadurch gekennzeichnet,dass dem Synchronisationsausgang des Signalprozessors ein Taktgeneratornachgeschaltet ist. Dieser ist zur Erzeugung eines zu dem Synchronisationssignalsynchronisierten Taktsignals ausgebildet und mit einem Taktsignaleingangder Verzögerungseinheitgekoppelt. In dieser Ausgestaltung erzeugt der Signalprozessor nichtnur die demodulierten Datensymbole, sondern zusätzlich ein Synchronisationssignal,welches dem Taktgenerator zugeführtwird. Das von dem Taktgenerator erzeugte Taktsignal ist synchron-bzw. phasenstarr zu den vom Signalprozessor abgegebenen demoduliertenDatensymbolen. Insbesondere kann so das Taktsignal des Taktgeneratorseine feste Phasenbeziehung bezüglichder Symbolfrequenz eines eingangsseitig anliegenden analogen Basisbandsignalsaufweisen. Die spätereSignalverarbeitung vereinfacht sich damit deutlich.Inanother development, the invention is characterizedthat the synchronization output of the signal processor is a clock generatoris downstream. This is for generating a to the synchronization signalsynchronized clock signal formed and with a clock signal inputthe delay unitcoupled. In this embodiment, the signal processor does not generateonly the demodulated data symbols, but in addition a synchronization signal,which fed to the clock generatorbecomes. The clock signal generated by the clock generator is synchronousor phase-locked to the demodulated by the signal processorData symbols. In particular, so can the clock signal of the clock generatora fixed phase relation with respect tothe symbol frequency of an input-side analog baseband signalexhibit. The laterSignal processing is thus simplified considerably.
    [0013] Ineiner anderen Ausgestaltung der Erfindung ist es vorteilhaft, wenndem Symboleingang der Verzögerungseinheiteine Flip-Flopschaltung nachgeschaltet ist, deren Datenausgang miteiner Speichereinheit gekoppelt ist. Bevorzugt ist der Taktsignaleingangder Flip-Flopschaltung mit dem Taktgenerator verbunden. Die Flip-Flopschaltunggibt mit jedem Takt des Taktgenerators das an ihrem Dateneinganganliegende Symbol an ihren Ausgang und damit an die Speichereinrichtungweiter. Das Ablegen von Symbolen in der Speichereinheit erfolgtvorteilhaft synchron zur Symbolfrequenz.InIn another embodiment of the invention, it is advantageous ifthe symbol input of the delay unita flip-flop circuit is connected downstream whose data output witha storage unit is coupled. The clock signal input is preferredthe flip-flop connected to the clock generator. The flip-flop circuitgives with each clock of the clock generator at its data inputattached symbol to its output and thus to the memory devicefurther. The storage of symbols in the storage unit takes placeadvantageous in synchronism with the symbol frequency.
    [0014] Ineiner anderen Ausgestaltung der Erfindung ist die Speichereinheitder Verzögerungseinheit miteiner Anzahl Speicherzellen ausgebildet, wobei eine maximale Verzögerung derVerzögerungseinheit hinsichtlichder Bereitstellung der abgelegten Datensymbole am Ausgang der Verzögerungseinheitaus der Anzahl der Speicherzellen abgeleitet ist. Anders ausgedrückt ergibtdie Anzahl der Speicherzellen die maximale Verzögerung bei der Bereitstellungder Datensymbole.InAnother embodiment of the invention is the memory unitthe delay unit withformed a number of memory cells, wherein a maximum delay of theDelay unit in terms ofthe provision of the stored data symbols at the output of the delay unitderived from the number of memory cells. In other words, resultsthe number of memory cells the maximum delay in deploymentthe data symbols.
    [0015] Durchdie Verzögerungist ein zeitliches Verschieben zwischen dem gesendeten HF-Signalund dem eingangsseitig anliegenden Basisbandsignal erreichbar. Damitwird vorteilhaft erreicht, dass das Ausgangssignal des Transmittersrealisiert durch den digitalen Modulator nicht entsprechend denanalogen Basisbandsignalen verschoben wird.Bythe delayis a time shift between the transmitted RF signaland reach the input-side baseband signal. In order tois advantageously achieved that the output signal of the transmitterrealized by the digital modulator not according to theanalog baseband signals is shifted.
    [0016] Ineiner anderen vorteilhaften Weiterbildung der Schnittstellenvorrichtungist der Steuereingang der Verzögerungseinheitmit einer Adresseinheit verbunden, welche zum Lesen des Inhaltsder Speicherzellen und zur Bereitstellung des Inhalts der Speicherzellenan den Ausgang ausgebildet ist. Bevorzugt erfolgt ein Auslesen einerSpeicherzelle immer zu einem bestimmten Zeitpunkt, beispielsweisebei einem Symbolwechsel des analogen Basisbandsignals, welche vomdigitalen Signalprozessor detektiert wird.Inanother advantageous embodiment of the interface deviceis the control input of the delay unitconnected to an address unit, which is used to read the contentthe memory cells and to provide the content of the memory cellsis formed at the exit. Preferably, a readout of aMemory cell always at a given time, for exampleat a symbol change of the analog baseband signal, which fromdigital signal processor is detected.
    [0017] Erfindungsgemäß umfasstdas Verfahren zur Datenrückgewinnungund zur Synchronisation die Schritte eines Bereitstellen eines analogenSignals mit einer ersten Komponente sowie einer zweiten Komponentemit darin codieren Datensymbolen. Das analoge Signal wird in einwertdiskretes Signal mit einer ersten und einer zweiten Komponenteumgewandelt. Die darin weiter codierten Datensymbole werden durchDemodulation decodiert, extrahiert und in einer Speichereinheitabgelegt. Letztlich erfolgt ein Auslesen der in der Speichereinheit abgelegtenSymbole mit einer einstellbaren Verzögerung und einer einstellbarenAusleserate.According to the inventionthe process for data recoveryand for synchronization, the steps of providing an analogSignal with a first component and a second componentwith data symbols encoded therein. The analog signal will be indiscrete-value signal with a first and a second componenttransformed. The further encoded data symbols are throughDemodulation is decoded, extracted and stored in a memory unitstored. Finally, a readout of the stored in the memory unitIcons with an adjustable delay and an adjustable oneReadout rate.
    [0018] Dadurchist es möglich,in einem Sendepfad bei Durchführungdieses Verfahrens, die Daten eines analogen Basisbandsignals zurückzugewinnenund diese an einen digitalen Modulator zur Modulation auf ein Sendesignalweiterzureichen.TherebyIs it possible,in a transmission path when performingThis method of recovering the data of an analog baseband signaland this to a digital modulator for modulation to a transmission signalpass on.
    [0019] Ineiner vorteilhaften Weiterbildung werden die Daten moduliert, indemdas wertdiskrete Signal in ein zweites Signal gewandelt wird, dessenFrequenz sich bei einer Änderungeines codierten Datensymbols des wertdiskreten Signals verschiebt.Das zweite Signal wird daher abhängigvon dem Dateninhalt des wertdiskreten Signals frequenzmoduliert.Dann wird die Frequenz des zweiten Signals detektiert und darausein decodiertes Datensymbol in Abhängigkeit der detektierten Frequenzerzeugt. Bevorzugt kann anstatt einer Frequenzmodulation auch einePhasenmodulation verwendet werden.In an advantageous development, the data is modulated by the discrete-value signal is converted into a second signal whose frequency shifts in a change of a coded data symbol of the discrete-value signal. The two te signal is therefore frequency-modulated depending on the data content of the discrete-value signal. Then the frequency of the second signal is detected and used to generate a decoded data symbol in dependence on the detected frequency. Preferably, instead of a frequency modulation, a phase modulation can also be used.
    [0020] Ineiner anderen vorteilhaften Weiterbildung des Verfahrens wird einSynchronisationssignal in Abhängigkeiteines bestimmten codierten Datensymbols im analogen Signal erzeugt.Bei einem gepulsten analogen Signal ist dies bevorzugt der Zeitpunkt desersten Frequenzwechsels. Abhängigvon dem Synchronisationssignal wird ein Taktsignal erzeugt. EinAblegen bzw. Speichern der decodierten Datensymbole in der Speichereinheiterfolgt in Abhängigkeitdes erzeugten Taktsignals. Somit werden die decodierten Datensymboleerst ab dem Synchronisationszeitpunkt in der Speichereinheit abgelegt.Bevorzugt ist die Frequenz des Taktsignals dabei so gewählt, dasses der Symbolfrequenz des eingangsseitig anliegenden analogen Signalsentspricht.InAnother advantageous embodiment of the method is aSynchronization signal in dependenceof a particular coded data symbol in the analog signal.For a pulsed analog signal, this is preferably the time of thefirst frequency change. Dependentfrom the synchronization signal, a clock signal is generated. OneStoring or storing the decoded data symbols in the memory unittakes place in dependenceof the generated clock signal. Thus, the decoded data symbols becomeonly stored in the memory unit from the synchronization time.Preferably, the frequency of the clock signal is chosen so thatit is the symbol frequency of the input analog signalequivalent.
    [0021] Weiterevorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche. Imweiteren wird die Erfindung unter Zuhilfenahme der Zeichnungen anhandvon Ausführungsbeispielenim Detail erläutert.Es zeigen:Furtheradvantageous embodiments are the subject of the dependent claims. in theFurther, the invention with reference to the drawingsof exemplary embodimentsexplained in detail.Show it:
    [0022] 1 eineSendeanordnung mit der erfindungsgemäßen Schnittstellenvorrichtung, 1 a transmission arrangement with the interface device according to the invention,
    [0023] 2 einAusführungsbeispielder erfindungsgemäßen Schnittstellenvorrichtung, 2 an embodiment of the interface device according to the invention,
    [0024] 3 einZeitdiagramm zur Verdeutlichung der Verzögerung und der gemeinsamenSynchronisation, 3 a timing diagram to illustrate the delay and the common synchronization,
    [0025] 4 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens. 4 an embodiment of the method according to the invention.
    [0026] 1 zeigtden Einsatz einer erfindungsgemäßen Schnittstellenvorrichtung 1,im folgenden I/Q-Digitaladapter genannt, in einem Sendepfad einesSenders fürden GSM-Mobilfunkstandard.Der Sendepfad umfasst dabei eine Basisbandeinheit 95, diezur Verarbeitung zu sendender digitaler Daten in ein komplexes Basisbandsignalausgebildet ist. An den Ausgangsanschlüssen, die jeweils differentiell ausgebildetsind, wird so die Inphase-Komponente und die Quadratur-Komponenteabgegeben. Beide Komponenten zusammengefasst repräsentieren eineFolge von Datensymbolen. Nach der für den GSM-Mobilfunkstandardverwendeten Modulationsart bildet das komplexwertige Basisbandsignaleine Frequenzumtastung, wobei jede Frequenz einem Datensymbol "0" oder "1" entspricht. 1 shows the use of an interface device according to the invention 1 , referred to below as I / Q digital adapter, in a transmission path of a transmitter for the GSM mobile radio standard. The transmission path comprises a baseband unit 95 , which is designed to process digital data to be transmitted in a complex baseband signal. At the output terminals, which are each formed differentially, so the in-phase component and the quadrature component is discharged. Both components together represent a sequence of data symbols. According to the type of modulation used for the GSM mobile standard, the complex-valued baseband signal forms a frequency-shift keying, each frequency corresponding to a data symbol "0" or "1".
    [0027] DieAusgangsanschlüssesind an einen Eingang eines I/Q-Digitaladapters 1 angeschlossen.Der I/Q-Digitaladapter demoduliert das analoge Basisbandsignal underzeugt daraus wieder die Datensymbole, die er an einen digitalenModulator 97 abgibt. Der digitale Modulator 97 umfassteinen Transmitter, mit einem Lokaloszillatorsignalanschluss, an denein Lokaloszillator 96 mit digital und/oder analogen Steuereingangangeschlossen ist. Aus dem von dem I/Q-Digitaladapter bereitgestellten Datenstrom erzeugtder digitale Modulator 97 mit Hilfe des Lokaloszillatorsein Signal auf einer Senderfrequenz, das gemäß dem Datenstrom frequenzumgetastetwird.The output terminals are connected to an input of an I / Q digital adapter 1 connected. The I / Q digital adapter demodulates the analog baseband signal and recreates the data symbols that it sends to a digital modulator 97 emits. The digital modulator 97 includes a transmitter having a local oscillator signal terminal to which a local oscillator 96 connected with digital and / or analogue control input. From the data stream provided by the I / Q digital adapter, the digital modulator generates 97 with the aid of the local oscillator, a signal at a transmitter frequency which is frequency-keyed in accordance with the data stream.
    [0028] EineAusführungsformdes erfindungsgemäßen I/Q-Digitaladapters,wie er zum Anschluss an eine analoge Standardschnittstelle vorgesehenist, zeigt 2. Der I/Q-Digitaladapter weist einen Eingang für ein analogesBasisbandsignal mit der Inphase-Komponente I und der Quadratur-KomponenteQ auf. Die beiden Komponenten sind jeweils als differentielle KomponentenI, IX und Q, QX ausgebildet. Die Eingangsanschlüsse für das Differenzsignal I und IX,das die Inphase-Komponente bildet, sind mit einem ersten Analog-Digital-Wandler 211 verbunden. Einzweiter Analog-Digital-Wandler 212 ist an die beiden Eingangsanschlüsse für die zweite,differentiell ausgebildete Komponente Q bzw. QX angeschlossen. Diebeiden Analog-Digital-Wandler 211 und 212 bildendie Analog-Digital-Wandler-Einheit 2.An embodiment of the I / Q digital adapter according to the invention, as provided for connection to a standard analog interface, shows 2 , The I / Q digital adapter has an input for an analog baseband signal with the in-phase component I and the quadrature component Q. The two components are each designed as differential components I, IX and Q, QX. The input terminals for the difference signal I and IX, which forms the in-phase component, are connected to a first analog-to-digital converter 211 connected. A second analog-to-digital converter 212 is connected to the two input terminals for the second, differentially-formed component Q or QX. The two analog-to-digital converters 211 and 212 form the analog-to-digital converter unit 2 ,
    [0029] Siewandeln die beiden Differenzsignale in je ein digitales Signal DIbzw. DQ. Die beiden Ausgänge derWandlereinheit 2 führenan zwei EingängeI und Q der Signalprozessoreinheit 3. An den beiden Eingangsanschlüssen I undQ der Signalprozessoreinheit 3 ist eine Schaltung 4 angeschlossen,die daraus ein Phasensignal erzeugt. Der Ausgang der Schaltung 4 istmit einem Eingang eines Signalprozessors 5 verbunden. DerSignalprozessor 5 ist zur Umwandlung eines eine PhasenlagerepräsentierendenSignals an seinem Eingang in ein eine Frequenz repräsentierendesSignal und zur Detektion eines Frequenzwechsels in dem eine FrequenzrepräsentierendenSignal ausgebildet. Eine Detektion erfolgt in der Ausführungsformdurch einen Vergleich der Frequenz mit Werten aus einer im Signalprozessor 5 abgelegtenTabelle. Abhängigvon der Frequenz des Signals erzeugt der Signalprozessor 5 anseinem Ausgang 52 eine Folge von Datensymbolen.They convert the two differential signals into one digital signal DI or DQ. The two outputs of the converter unit 2 lead to two inputs I and Q of the signal processing unit 3 , At the two input terminals I and Q of the signal processing unit 3 is a circuit 4 connected, which generates a phase signal. The output of the circuit 4 is with an input of a signal processor 5 connected. The signal processor 5 is designed to convert a signal representing a phase angle at its input into a signal representing a frequency and for detecting a frequency change in the signal representing a frequency. Detection is performed in the embodiment by comparing the frequency with values from one in the signal processor 5 filed table. Depending on the frequency of the signal, the signal processor generates 5 at its exit 52 a sequence of data symbols.
    [0030] ImGSM-Mobilfunkstandard wird als Modulationsart eine Frequenzumtastungverwendet. Dabei wird pro Datensymbol ein Bit codiert, ein Frequenzwechselerzeugt somit auch einen Bitwechsel. Die Wertigkeit dieser Modulationsartist eins. Fürandere Standards kann die Wertigkeit durchaus größer sein. Der Standard WCDMAbeispielsweise verwendet eine QPSK-Modulation, die pro Datensymbol zwei Bitscodiert.In the GSM mobile standard, a frequency shift keying is used as the modulation type. In this case, one bit is coded per data symbol, a frequency change thus also generates a bit change. The value of this modulation type is one. For other standards, the value may well be greater. For example, the standard WCDMA uses a QPSK modulation that encodes two bits per data symbol.
    [0031] DerSignalprozessor 5 erzeugt eine Folge von Datensymbolenan seinem Ausgang mit einer definierten Symbolrate, also einer Anzahlvon Datensymbolen pro Zeiteinheit. Im Beispiel ist dies eine Folgevon Bits, wobei bei einem Frequenzwechsel im Signal, ausgangsseitigein zu dem vorangegangenen Bitzustand der komplementäre Bitzustandabgegeben wird.The signal processor 5 generates a sequence of data symbols at its output with a defined symbol rate, ie a number of data symbols per unit of time. In the example, this is a sequence of bits, wherein in the case of a frequency change in the signal, the complementary bit state is output on the output side to the preceding bit state.
    [0032] Einzweiter Ausgang 51 bildet einen Ausgang für ein Synchronisationssignal.Der Signalprozessor 5 erzeugt bei einem bestimmten Frequenzwechselein Synchronisationssignal. Der Synchronisationszeitpunkt ergibtsich bei einem bestimmten Symbolwechsel eines eingangsseitig anliegenden Basisbandsignalsmit den beiden Komponenten I und Q. Im Ausführungsbeispiel, das für den GSM-Standardvorgesehen ist, wird das Synchronisationssignal aufgrund des verwendetenZeitschlitz-Verfahrens bei Beginn eines neuen Sendezeitschlitzeserzeugt, der durch einen Datenwechsel und damit einen Frequenzwechselangezeigt wird.A second exit 51 forms an output for a synchronization signal. The signal processor 5 generates a synchronization signal at a certain frequency change. The synchronization time results in a specific symbol change of an input side baseband signal with the two components I and Q. In the embodiment, which is provided for the GSM standard, the synchronization signal is generated due to the time slot method used at the beginning of a new transmission time slot by a data change and thus a frequency change is displayed.
    [0033] Dadurchist eine Synchronisation aller nachfolgenden signalverarbeitendenSchaltungen möglich.Zusätzlichlässt sichaus dem Synchronisationssignal, aber auch aus den Frequenzwechselnein Symboltakt rekonstruieren. Ein solches Signal kann beispielsweiseals Referenzsignal fürdigitale Phasenregelkreise eines angeschlossenen digitalen Modulatorsverwendet werden.Therebyis a synchronization of all subsequent signal processingCircuits possible.additionallylet yourselffrom the synchronization signal, but also from the frequency changesto reconstruct a symbol clock. Such a signal can, for exampleas reference signal fordigital phase locked loops of a connected digital modulatorbe used.
    [0034] Inder Ausführungsformgemäß 2 wird dasSynchronisationssignal einem Reseteingang eines Taktgenerators 7 zugeführt. DerTaktgenerator ist bevorzugt als Zähler ausgebildet, der bei einemReseteingang einen Zählvorgangneu startet. Der Taktgenerator arbeitet so als Frequenzteiler undgibt an seinem Ausgang 72 ein Taktsignal einer bestimmten Frequenzab. Die Frequenz des abgegebenen Taktsignals ergibt sich dabei auseinem an einem Eingangsanschluss 71 angelegten Referenzsignal,dessen Takt dem Symboltakt dividiert mit einem Überabtastfaktor entspricht.In the embodiment according to 2 the synchronization signal is a reset input of a clock generator 7 fed. The clock generator is preferably designed as a counter, which restarts a counter at a reset input. The clock generator works as a frequency divider and outputs at its output 72 a clock signal of a certain frequency. The frequency of the output clock signal results from a at an input terminal 71 applied reference signal whose clock corresponds to the symbol clock divided by an oversampling factor.
    [0035] DasTaktsignal am Ausgang 72 des Taktgenerators 7 wirdeinem Taktsignaleingang 81 einer Flip-Flopschaltung 8 einerVerzögerungsschaltung 6 zugeführt. DieFlip-Flopschaltung 8 umfasst weiterhin einen Dateneingang 82,welcher an den Symbolausgang 52 des Signalprozessors 5 angeschlossenist.The clock signal at the output 72 of the clock generator 7 becomes a clock signal input 81 a flip-flop circuit 8th a delay circuit 6 fed. The flip-flop circuit 8th also includes a data input 82 , which to the symbol output 52 the signal processor 5 connected.
    [0036] EinAusgang 83 der Flip-Flopschaltung 8 ist an eineSpeichereinheit 9 angeschlossen, die eine Vielzahl einzelnerSpeicherzellen enthältund so ausgebildet, dass die am Eingang 82 anliegende Symbolemit jedem Takt des Taktsignals am Eingang 81 in eine derSpeicherzellen der Speichereinheit 9 abgelegt werden. DieSpeichereinheit 9 ist hier wie dargestellt Bestandteileiner größeren Einheitmit einer Adresseinheit 10 sowie einer Multiplexereinheit 11. ZurSteuerung eines Auslesens der einzelnen Speicherzellen innerhalbder Speichereinheit 9 umfasst die Einheit einen Steuereingangfür dasSteuersignal SD. Ein Auslesen erfolgt durch Adressieren der einzelnenSpeicherzellen mittels der Adressiereinheit 10 aufgrunddes anliegenden Steuersignals SD. Die Datensymbole TXB werden andem Ausgang 61 bereitgestellt.An exit 83 the flip-flop circuit 8th is to a storage unit 9 connected, which contains a multiplicity of individual memory cells and formed so that at the entrance 82 applied symbols with each clock of the clock signal at the input 81 in one of the memory cells of the memory unit 9 be filed. The storage unit 9 is here as shown part of a larger unit with an address unit 10 and a multiplexer unit 11 , For controlling a readout of the individual memory cells within the memory unit 9 the unit comprises a control input for the control signal SD. Readout takes place by addressing the individual memory cells by means of the addressing unit 10 due to the applied control signal SD. The data symbols TXB are at the output 61 provided.
    [0037] Einanalog anliegendes Signal mit den Komponenten I, IX und Q, QX wirddurch die beiden Analog-Digital-Wandler 211 und 212 indie digitalen Komponenten DI bzw. DQ umgewandelt und der Einheit 4 zugeführt. Dieseerzeugt daraus ein Signal, das durch eine Phase repräsentiertwird. Dieses Signal wird in ein entsprechendes Frequenzsignal imSignalprozessor 5 umgewandelt und weiter verarbeitet. Daim Basisbandsignal als Modulationsart eine Frequenzumtastung verwendetwird, ergibt sich ein Symbolwechsel durch einen Frequenzwechsel.Die verwendete Symbolrate ist bei dem GSM-Mobilfunkstandard festgelegt.An analog signal with the components I, IX and Q, QX is provided by the two analog-to-digital converters 211 and 212 converted into the digital components DI and DQ and the unit 4 fed. This generates a signal that is represented by a phase. This signal is converted into a corresponding frequency signal in the signal processor 5 converted and processed further. Since frequency shift keying is used as the modulation type in the baseband signal, a symbol change results due to a frequency change. The symbol rate used is fixed at the GSM mobile standard.
    [0038] EinFrequenzversatz von +67 kHz in positiver Richtung bezüglich einerMittenfrequenz entspricht dem logischen Zustand "1",ein Frequenzversatz von -67 kHz dem logischen Zustand "0". Die Zustände, die aufgrund der einwertigenModulationsart gleichzeitig die Datensymbole bilden, werden alsdigitale Signale mit der Symbolrate am Ausgang 52 abgegeben.Dem Signalprozessor ist die Symbolrate bekannt. Durch eine Detektioneines Frequenzwechsels synchronisiert er sich so selbständig mitdem Eingangssignal und erzeugt mit der Symbolrate aus dem Eingangssignaldie Datensymbole.A frequency offset of +67 kHz in the positive direction with respect to a center frequency corresponds to the logic state "1", a frequency offset of -67 kHz to the logic state "0". The states that simultaneously form the data symbols due to the one-valued modulation type are called digital signals with the symbol rate at the output 52 issued. The signal processor is aware of the symbol rate. By detecting a change in frequency, it thus synchronizes itself independently with the input signal and generates the data symbols with the symbol rate from the input signal.
    [0039] Gleichzeitigerfolgt eine Abgabe eines Synchronisationssignals am Synchronisationsausgang 51 beiEintreten eines bestimmten Ereignisses. Das Ereignis kann beispielweiseder Beginn eines Pulses bei einem GSM-Signal sein.At the same time, a delivery of a synchronization signal takes place at the synchronization output 51 upon the occurrence of a particular event. The event may be, for example, the beginning of a pulse in a GSM signal.
    [0040] DasSynchronisationssignal Sync startet den Taktgenerator 7.Der Generator erzeugt ein Taktsignal an seinem Ausgang 72 miteiner Frequenz der Symbolrate bzw. in einem festen Verhältnis zudieser. Im Ausführungsbeispielergibt sich die Taktrate am Ausgang aus dem eingangsseitig anliegendenReferenzsignal, das der Bit- bzw. Symbolrate multipliziert mit einem Überabtastfaktorentspricht. Der Überabtastfaktormuß beider Speicherung der am Ausgang des Signalprozessors 5 abgebendenSymbole und der späterenSignalverarbeitung berücksichtigtwerden.The synchronization signal Sync starts the clock generator 7 , The generator generates a clock signal at its output 72 with a frequency of the symbol rate or in a fixed ratio to this. In the exemplary embodiment, the clock rate at the output results from the reference signal applied on the input side, which corresponds to the bit or symbol rate multiplied by an oversampling factor. The oversampling factor must be stored at the output of the signal processor 5 issuing symbols and the subsequent signal processing.
    [0041] Dieam Ausgang 52 und am Eingang 82 anliegenden Symbolewerden von der Flip-Flopschaltung gemäß dem Taktsignal beispielsweisebei jeder steigenden Flanke in eine der Schieberegisterzellen 9 geschrieben.Ein Auslesen der Schieberegisterzellen erfolgt mit Hilfe eines SignalsSD. Dieses ist ebenfalls von dem Synchronisationssignal bzw. der Symbolfrequenzeingangsseitig anliegender Signale abgeleitet. Beispielsweise erfolgtdurch das Signal SD ein Auslesen der Schieberegisterzellen zu jedem Symbolwechsel.Durch die Adressiereinheit werden die in den Speicherzellen abgelegten Datensymbole amAusgang 61 in der richtigen Reihenfolge bereitgestellt.Ein Auslesen erfolgt mit der Symbolrate des GSM-Standards.The at the exit 52 and at the entrance 82 at lying symbols are from the flip-flop circuit according to the clock signal, for example, every rising edge in one of the shift register cells 9 written. A readout of the shift register cells takes place with the aid of a signal SD. This is likewise derived from the synchronization signal or the symbol frequency on the input side of the applied signals. For example, the signal SD is used to read out the shift register cells for each symbol change. The addressing unit stores the data symbols stored in the memory cells at the output 61 provided in the right order. Reading is done with the symbol rate of the GSM standard.
    [0042] Auslesenund Bereitstellen der Symbole am Ausgang 61 lassen sichaber durch das Signal SD verzögern.Die maximale Verzögerungszeit,durch die das Bereitstellen verzögertwerden kann, ist dabei durch die Anzahl der Speicherzellen multipliziertmit der Symbolrate gegeben. Sollte die Verzögerungszeit unbeabsichtigtgrößer sein,gehen Daten verloren, da nicht mehr ausreichend Speicherzellen zur Verfügung stehen.Im vorliegenden Ausführungsfall isteine Verzögerungum sieben Symbole, d. h. um die Zeitdauer von sieben Symbolen geteiltdurch die Überabtastratemöglich.Reading and providing the symbols at the output 61 but can be delayed by the signal SD. The maximum delay time through which the provision can be delayed is given by the number of memory cells multiplied by the symbol rate. If the delay time is unintentionally greater, data is lost because there are no longer enough memory cells available. In the present embodiment, a delay of seven symbols, ie the duration of seven symbols divided by the oversampling rate is possible.
    [0043] EinAusführungsbeispielzur Verdeutlichung der Verzögerungund der Synchronisation zwischen dem analogen Eingangssignal unddem Ausgangssignal des I/Q-Digitaladapters ist in 3 zusehen. Die Abszisse des Diagramms stellt die Zeit dar. Im oberenTeilbild ist das Frequenzsignal des Basisbandsignals eines beginnendenGSM-Bursts dargestellt. Das untere Teilbild zeigt den Frequenzverlauf desvom Transmitter gesendeten Signals. Der Transmitter ist Teil desdigitalen Modulators, kann jedoch diesem auch nachgeschaltet sein.An embodiment for illustrating the delay and the synchronization between the analog input signal and the output signal of the I / Q digital adapter is shown in FIG 3 to see. The abscissa of the diagram represents the time. The upper partial image shows the frequency signal of the baseband signal of an incipient GSM burst. The lower part of the figure shows the frequency response of the signal transmitted by the transmitter. The transmitter is part of the digital modulator but may be connected downstream.
    [0044] Während einesersten Zeitabschnitts T1 ist das Basisbandsignal abgeschaltet, dader Sendezeitschlitz noch nicht begonnen hat. Es wird ein kontinuierlicher,nicht veränderlicherDatenstrom gesendet. Dieser führtim Transmitter zu einem Signal konstanter Frequenz. Bei einem Starteines GSM-Bursts wird der Signalamplitude des Sendesignals gleichzeitig derDateninhalt des Basisbands verändert.Gemäß dem GSM-Standardwird eine definierte Folge von Bits vor den eigentlichen Nutzdatengesendet. Wie im oberen Teilbild des Basisbandsignals zu erkennen, erfolgtdadurch ein Frequenzwechsel auf die andere Frequenz. Dieser Frequenzwechselwird vom Signalprozessor des I/Q-Digitaladaptersdetektiert. Dadurch beginnt die Speicherung und das Weiterleiten derDatensymbole an den Ausgang 61 des I/Q-Digitaladaptersfür einenachfolgende digitale Modulation auf das Sendesignal. Im dargestelltenAusführungsbeispielgemäß 3 istdas Synchronisationsfenster T4 lediglich zwei Symbole breit. DasAussenden des Signals kann daher um diesen Zeitraum verzögert werden.During a first time period T1, the baseband signal is turned off since the transmission time slot has not yet started. A continuous, non-variable data stream is sent. This leads to a signal of constant frequency in the transmitter. At a start of a GSM burst, the signal amplitude of the transmit signal is simultaneously changed the data content of the baseband. According to the GSM standard, a defined sequence of bits is sent before the actual payload. As can be seen in the upper part of the baseband signal, this results in a change of frequency to the other frequency. This frequency change is detected by the signal processor of the I / Q digital adapter. This starts the storage and forwarding of the data symbols to the output 61 of the I / Q digital adapter for subsequent digital modulation to the transmit signal. In the illustrated embodiment according to 3 the synchronization window T4 is only two symbols wide. The transmission of the signal can therefore be delayed by this period.
    [0045] Imunteren Teilbild des Frequenzverlaufs des Sendesignals im Transmitterbezeichnet der Zeitraum T5 die Verzögerung, welche durch den Transmitterund teilweise des Basisbands hervorgerufen wird. T5 setzt sich dabeizusammen aus den ZeiträumenT1' und T2. T1' entspricht dem ZeitraumT1. T2 ist die Verzögerungaufgrund der Signalkette zwischen Basisband und Transmitter. Wiezu erkennen ist der Punkt P1 nun um den Zeitbetrag T2 verschoben.Zusätzlichist jedoch das Sendesignal des Transmitters um eine weitere SymboldauerT6 gegenüberdem Basisbandsignal verzögert.Diese Symboldauer T6 entspricht der eingestellten Verzögerung imI/Q-Digitaladapterund beträgtdie Hälfte desSynchronisationsfensters T4. Durch die Verzögerung ist das Ausgangssignaldes digitalen Modulators bzgl. des analogen Basisbandsignals zeitlich verschiebbar,ohne eine entsprechende Verschiebung des Ausgangssignals des Transmitterszu erhalten. Laufzeitschwankungen im Sendepfad können so minimiert werden.in thelower part of the frequency curve of the transmission signal in the transmitterthe period T5 designates the delay caused by the transmitterand partially the baseband. T5 sits downtogether from the periodsT1 'and T2. T1 'corresponds to the periodT1. T2 is the delaydue to the signal chain between baseband and transmitter. Asto recognize the point P1 is now shifted by the amount T2.additionallyHowever, the transmit signal of the transmitter is another symbol durationT6 oppositethe baseband signal is delayed.This symbol duration T6 corresponds to the set delay inI / Q digital adapterand ishalf of theSynchronization window T4. Due to the delay is the output signalthe digital modulator with respect to the analog baseband signal in time,without a corresponding shift of the output signal of the transmitterto obtain. Runtime fluctuations in the transmission path can thus be minimized.
    [0046] In 4 sind die einzelnen Verfahrensschrittenochmals dargestellt. Nach Anlegen eines analogen Signals mit der erstenund der zweiten Komponente in Schritt 1 und dem anschließenden Umwandelnin ein digitales Signal in Schritt 2 erzeugt der Signalprozessorin Schritt 3 einen kontinuierlichen Datenstrom. Bei Eintreteneines Synchronisationsereignisses, das vom Signalprozessor detektiertwird, erzeugt dieser ein Synchronisationssignal und gibt es an seinenAusgang aus. Ab diesem Zeitpunkt werden in Schritt 4 dieam Datenausgang des Signalprozessors bereitgestellten Symbole ineiner Speichereinheit abgelegt. Nach einer einstellbaren Verzögerung werdendiese in Schritt 5 synchron am Ausgang des I/Q-Digitaladaptersbereitgestellt.In 4 the individual process steps are shown again. After applying an analog signal to the first and second components in step 1 and then converting to a digital signal in step 2 the signal processor generates in step 3 a continuous stream of data. Upon the occurrence of a synchronization event detected by the signal processor, it generates a synchronization signal and outputs it to its output. From this point in step 4 the symbols provided at the data output of the signal processor stored in a memory unit. After an adjustable delay, these will be in step 5 provided synchronously at the output of the I / Q digital adapter.
    [0047] Dererfindungsgemäße I/Q-Digitaladapterermöglichtsomit eine Kompatibilitätzu dem aktuellen definierten Industriestandard der analogen I/Q-Schnittstelleeiner Basisbandeinheit. Dadurch wird ein Anschluß eines digitalen Modulatorsan die analoge Schnittstelle möglich.Der implementierte Synchronisationsalgorithmus erlaubt ein zeitliches Verschiebender Basisbandsignale in einem Fenster abhängig von der Speichertiefeder Speichereinheit. Das Ausgangssignal des Transmitters realisiert durchden digitalen Modulator wird nicht entsprechend der analogen Basisbandsignalverschiebung beeinflusst.Dadurch bietet er einen fixen Zeitbezug in Bezug auf das Ausgangssignaldes Transmitters. Die hier vorgestellte Ausführungsform ist nicht zu der Verwendungfür denGSM-Mobilfunkstandardbeschränkt.Jeder Standard, dessen Modulationsart bekannt ist, kann verwendetwerden, solange der Signalprozessor das analoge Basisbandsignaldemodulieren kann und die Datensymbole mit einer einstellbaren Verzögerungszeitan den digitalen Modulator weitergereicht werden.The inventive I / Q digital adapter thus enables compatibility with the currently defined industry standard of the analog I / Q interface of a baseband unit. This makes it possible to connect a digital modulator to the analogue interface. The implemented synchronization algorithm allows temporal shifting of the baseband signals in a window depending on the memory depth of the memory unit. The output of the transmitter realized by the digital modulator is not affected according to the analog baseband signal shift. As a result, it provides a fixed time reference with respect to the output signal of the transmitter. The embodiment presented here is not limited to use for the GSM mobile radio standard. Any standard whose modulation type is known may be used as long as the signal processor demodulates the analog baseband signal and the data symbols can be passed on to the digital modulator with an adjustable delay time.
    11 I/Q-DigitaladapterI / Q digital adapter 22 Analog-Digital-Wandler-EinheitAnalog-to-digital converter unit 33 SignalprozessoreinheitSignal processor unit 44 Umwandlerconverter 55 Signalprozessorsignal processor 66 Verzögerungseinheitdelay unit 77 Taktgeneratorclock generator 88th Flipflopflop 99 SchieberegisterzellenShift register cells 1010 Adresseinheitaddress unit 1111 Multiplexermultiplexer 211,212211212 Analog-Digital-WandlerAnalog to digital converter 5151 Synchronisationsausgangsynchronization output 5252 Datenausgangdata output 8282 Dateneingangdata input 71,8171,81 TaktsignaleingangClock signal input 7272 TaktsignalausgangClock out 8383 Datenausgangdata output 6161 Ausgangoutput I,IX, Q, QXI,IX, Q, QX BasisbandsignaleBaseband signals DI,DQDI,DQ digitaleBasisbandsignaledigitalBaseband signals SyncSync Synchronisationssignalsynchronization signal Symsym Datensymboledata symbols TXBTXB Datensymboledata symbols SDSD Auslesesignalreadout signal T1,T2, T5, T6T1,T2, T5, T6 VerzögerungszeitDelay Time
    权利要求:
    Claims (17)
    [1]
    Schnittstellenvorrichtung zur Kopplung eines Signalausgangsmit einem Signaleingang, umfassend: – eine Analog-Digital-Wandlereinheit(2) mit einem Eingang fürein analoges Signal mit einer ersten Komponente (I, IX) und einerzweiten Komponente (Q, QX) und mit einem Ausgang für ein wertdiskretes Signalmit einer ersten Komponente (DI) und einer zweiten Komponente (DQ),wobei das analoge Signal ein Datensymbol gemäß einer Kodierung repräsentiert; – eine Signalprozessoreinheit(3), die an den Ausgang der Analog-Digital-Wandlereinheit(2) angeschlossen und zur Abgabe des durch das analogeSignal repräsentiertenDatensymbols (Sym) an einen Ausgang (52) der Signalprozessoreinheit(3) ausgebildet ist; – eine Verzögerungseinheit (6),die an den Ausgang (52) der Signalprozessoreinheit (3)angeschlossen ist und zu einer durch eine Verzögerungszeit verzögerten Bereitstellungdes Datensymbols (TXB) an einen Ausgang (61) ausgebildetist, wobei die Verzögerungszeiteinstellbar ist.Interface device for coupling a signal output to a signal input, comprising: - an analog-digital converter unit ( 2 ) having an input for an analog signal having a first component (I, IX) and a second component (Q, QX) and having an output for a discrete-value signal having a first component (DI) and a second component (DQ), wherein the analog signal represents a data symbol according to a coding; A signal processor unit ( 3 ) connected to the output of the analog to digital converter unit ( 2 ) and for outputting the data symbol (Sym) represented by the analogue signal to an output ( 52 ) the signal processor unit ( 3 ) is trained; A delay unit ( 6 ), which are connected to the output ( 52 ) the signal processor unit ( 3 ) and to a delayed delivery of the data symbol (TXB) to an output ( 61 ), wherein the delay time is adjustable.
    [2]
    Schnittstellenvorrichtung nach Anspruch 1, dadurchgekennzeichnet, dass die Verzögerungseinheit (6)eine Speichereinheit (9) zum Ablegen von zumindest zweiDatensymbolen umfasst.Interface device according to claim 1, characterized in that the delay unit ( 6 ) a storage unit ( 9 ) for storing at least two data symbols.
    [3]
    Schnittstellenvorrichtung nach Anspruch 2, dadurchgekennzeichnet, dass die Speichereinheit (9) eine AnzahlSpeicherzellen zum Ablegen der zumindest zwei Datensymbole aufweist.Interface device according to claim 2, characterized in that the memory unit ( 9 ) has a number of memory cells for storing the at least two data symbols.
    [4]
    Schnittstellenvorrichtung nach einem der Ansprüche 2 bis3, dadurch gekennzeichnet, dass die Speichereinheit (9)eine Anzahl Schieberegisterzellen umfasst.Interface device according to one of claims 2 to 3, characterized in that the memory unit ( 9 ) comprises a number of shift register cells.
    [5]
    Schnittstellenvorrichtung nach einem der Ansprüche 1 bis4, dadurch gekennzeichnet, dass einem Dateneingang (82A)der Verzögerungseinheit (6)eine Flip-Flopschaltung (8) nachgeschaltet ist, deren Datenausgang(83) mit einer Speichereinheit (9) gekoppelt ist.Interface device according to one of claims 1 to 4, characterized in that a data input ( 82A ) of the delay unit ( 6 ) a flip-flop circuit ( 8th ), whose data output ( 83 ) with a storage unit ( 9 ) is coupled.
    [6]
    Schnittstellenvorrichtung nach einem der Ansprüche 2 bis5, dadurch gekennzeichnet, dass eine maximale Verzögerungszeitin der Bereitstellung der Datensymbole am Ausgang (61)der Verzögerungseinheitvon der Größe einesSpeichers der Speichereinheit (9) abgeleitet ist.Interface device according to one of claims 2 to 5, characterized in that a maximum delay time in the provision of the data symbols at the output ( 61 ) the delay unit of the size of a memory of the memory unit ( 9 ) is derived.
    [7]
    Schnittstellenvorrichtung nach einem der Ansprüche 7 bis10, dadurch gekennzeichnet, dass ein Steuereingang (62)der Verzögerungseinheit(6) mit einer Adresseinheit (10) verbunden ist,die zum Lesen eines Inhalts der Speichereinheit (9) undzur Bereitstellung des Inhalts der Speichereinheit (9)an einen Ausgang in Abhängigkeiteines Signals am Steuereingang (62) ausgebildet ist.Interface device according to one of claims 7 to 10, characterized in that a control input ( 62 ) of the delay unit ( 6 ) with an address unit ( 10 ) for reading a content of the memory unit ( 9 ) and to provide the contents of the storage unit ( 9 ) to an output in response to a signal at the control input ( 62 ) is trained.
    [8]
    Schnittstellenvorrichtung nach einem der Ansprüche 1 bis7, dadurch gekennzeichnet, dass die Signalprozessoreinheit (3)einen Signalprozessor (5) umfasst, der für eine Detektioneiner Frequenzveränderung odereiner Änderungder Drehrichtung des Phasenwinkels eines eingangsseitig anliegendenSignals ausgebildet ist.Interface device according to one of claims 1 to 7, characterized in that the signal processor unit ( 3 ) a signal processor ( 5 ), which is designed for a detection of a frequency change or a change in the direction of rotation of the phase angle of an input signal applied thereto.
    [9]
    Schnittstellenvorrichtung nach einem der Ansprüche 1 bis8, dadurch gekennzeichnet, dass die Signalprozessoreinheit (3)einen Signalprozessor (5) mit einem Synchronisationsausgang(51) zur Abgabe eines Synchronisationssignals (Sync) beiEintreten eines bestimmten eingangsseitig anliegenden Signals umfasst.Interface device according to one of claims 1 to 8, characterized in that the signal processor unit ( 3 ) a signal processor ( 5 ) with a synchronization output ( 51 ) for outputting a synchronization signal (Sync) upon the occurrence of a certain signal applied to the input side.
    [10]
    Schnittstellenvorrichtung nach Anspruch 9, gekennzeichnetdurch einen Taktgenerator (7), der dem Synchronisationsausgang(51) des Signalprozessors (5) nachgeschaltet,zur Erzeugung eines synchronisierten Taktsignals ausgebildet undmit einem Taktsignaleingang (81A) der Verzögerungseinheit(6) gekoppelt ist.Interface device according to claim 9, characterized by a clock generator ( 7 ), the synchronization output ( 51 ) of the signal processor ( 5 ), for generating a synchronized clock signal and with a clock signal input ( 81A ) of the delay unit ( 6 ) is coupled.
    [11]
    Schnittstellenvorrichtung nach Anspruch 10, dadurchgekennzeichnet, dass der Taktgenerator (7) einen Referenzeingang(71) zur Zuführungeines Referenzsignals umfasst.Interface device according to claim 10, characterized in that the clock generator ( 7 ) a reference input ( 71 ) for supplying a reference signal.
    [12]
    Schnittstellenvorrichtung nach einem der Ansprüche 1 bis11, dadurch gekennzeichnet, dass die von der Signalprozessoreinheit(5) abgegebenen Datensymbole (Sym) zumindest einen logischenZustand bilden.Interface device according to one of claims 1 to 11, characterized in that the signal from the signal processor unit ( 5 ) given data symbols (Sym) form at least one logical state.
    [13]
    Verfahren zur Datenrückgewinnung und Synchronisation,umfassend die Schritte: – Bereitstelleneines analogen Signals aus einer ersten Komponente (I, IX) und einerzweiten Komponente (Q, QX) mit darin kodierten Datensymbolen; – Erzeugeneines wertdiskreten Signals aus einer ersten Komponente (DI) undeiner zweiten Komponente (DQ) mit darin kodierten Datensymbolen; – Erzeugender dekodierten Datensymbole (Sym); – Ablegen der dekodierten Datensymbole(Sym) in einer Speichereinheit (9); – Auslesender in der Speichereinheit (9) abgelegten Datensymbolemit einer einstellbaren Verzögerung und/odereinstellbarer Ausleserate.A data recovery and synchronization method comprising the steps of: providing an analog signal of a first component (I, IX) and a second component (Q, QX) having data symbols encoded therein; - generating a value discrete signal from a first component (DI) and a second component (DQ) with data symbols encoded therein; - generating the decoded data symbols (Sym); - Store the decoded data symbols (Sym) in a memory unit ( 9 ); - reading out in the memory unit ( 9 ) stored data symbols with an adjustable delay and / or adjustable readout rate.
    [14]
    Verfahren nach Anspruch 13, dadurch gekennzeichnet,dass der Schritt des Erzeugens der kodierten Datensymbole dieSchritte umfasst: – Wandelndes wertdiskreten Signals (DI, DQ) in ein zweites Signal, dessenFrequenz sich bei einer Änderungeines kodierten Datensymbols verschiebt; – Detektieren der Frequenzdes zweiten Signals; – Erzeugeneines dekodierten Datensymbols (Sym) in Abhängigkeit der detektierten Frequenz.Method according to claim 13,characterized,thatthe step of generating the coded data symbols theSteps includes:- Changeof discrete-value signal (DI, DQ) into a second signal whoseFrequency changesa coded data symbol shifts;- Detecting the frequencythe second signal;- Producea decoded data symbol (Sym) depending on the detected frequency.
    [15]
    Verfahren nach einem der Ansprüche 13 bis 14, dadurchgekennzeichnet, dass der Schritt des Ablegens in einer Speichereinheit(9) die Schritte umfasst: – Erzeugen eines Synchronisationssignals(Sync) in Abhängigkeiteines bestimmten kodierten Datensymbols im analogen Signal; – Erzeugeneines Taktsignals in Abhängigkeitdes Synchronisationssignals (Sync); – Ablegen der dekodierten Datensymbole(Sym) in der Speichereinheit in Abhängigkeit des erzeugten Taktsignals.Method according to one of claims 13 to 14, characterized in that the step of depositing in a memory unit ( 9 ) comprises the steps of: - generating a synchronization signal (sync) in response to a particular coded data symbol in the analog signal; - generating a clock signal in response to the synchronization signal (Sync); - Store the decoded data symbols (Sym) in the memory unit in dependence of the generated clock signal.
    [16]
    Verwendung eine Schnittstellenvorrichtung nach einemder Ansprüche1 bis 12 in einer Sendeeinrichtung zur Umwandlung analoger Basisbandsignalein digitale Signale füreine Zuführungzu einem digitalen Modulator.Use an interface device according to athe claims1 to 12 in a transmitting device for converting analog baseband signalsinto digital signals fora feederto a digital modulator.
    [17]
    Verwendung nach Anspruch 16, dadurch gekennzeichnet,dass die Sendeinrichtung zum Senden von Signalen mit einer Frequenzumtastungals Modulationsart ausgebildet ist.Use according to claim 16, characterizedthat the transmitting device for transmitting signals with a frequency shift keyingis designed as a modulation.
    类似技术:
    公开号 | 公开日 | 专利标题
    DE60107743T2|2005-12-08|Setting the clock rate of a periodic signal with rising and falling edge DLL
    DE3604277C2|1996-06-05|Device for adjusting the phase position of data signals
    DE60023497T2|2006-08-03|METHOD AND DEVICE FOR INTERFERENCE REDUCTION BETWEEN BASE STATIONS IN A BROADBAND CDMA SYSTEM
    DE3544820C2|1987-09-17|
    DE4126767C2|1998-07-16|Arrangement for generating signal patterns
    DE60003378T2|2004-05-13|SYSTEM AND METHOD FOR GENERATING SLAVE CLOCK SIGNALS FOR SYNCHRONOUS DATA TRANSMISSION NETWORKS
    DE69332804T2|2004-02-05|METHOD AND DEVICE FOR THE NRZ DATA SIGNAL TRANSMISSION BY AN INSULATION BARRIER IN A INTERFACE BETWEEN NEIGHBOR DEVICES ON A BUS
    DE69724779T2|2004-07-15|ARRANGEMENT AND METHOD FOR DELAY DIFFERENTIAL TOLERANT MULTI-CHANNEL HIGH-SPEED DATA TRANSMISSION
    EP0012394B1|1983-02-16|Empfangsschaltung für die Synchronisierung eines Pseudozufallsgenerators mit einem von einem Sender ausgesandten Empfangssignal
    DE60203928T2|2006-02-16|FREQUENCY DETECTOR FOR TAKTJITTER IN A TAKTRACK RECOVERY SYSTEM
    WO1998005139A1|1998-02-05|Verfahren zur synchronisierung von daten, schnittstellen zur übertragung und zum empfang
    DE102014016275B4|2020-01-16|Parallel digital time converter architecture
    EP1723750B1|2009-01-14|Verfahren zur Datenkommunikation
    DE102004060698B3|2006-06-14|Polar modulator and method for modulating a signal
    DE102010004298B4|2014-02-13|Prevention of message loss in CAN systems
    EP0092750A1|1983-11-02|System zur Übertragung von Informationstelegrammen
    EP0269812B1|1991-02-06|Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale
    EP0389662B1|1993-11-03|Verfahren zum Synchronisieren der Phase von Taktsignalen zweier Taktgeneratoren in Kommunikationsnetzen
    DE10014477B4|2006-04-20|Method and system for synchronizing multiple subsystems using a voltage controlled oscillator
    DE69702811T3|2008-08-14|Stabilization of an electronic circuit for controlling the mechanical movement of a time measuring device
    DE102007057524A1|2008-06-05|Direct broadband modulation of a frequency synthesizer
    DE10330822A1|2005-02-10|Two-point modulator arrangement and its use in a transmitting and in a receiving arrangement
    DE112009001289T5|2011-06-22|Communication device, communication system, wiring harness and communication method
    DE102010002584B4|2014-12-24|Passive RFID transponder and RFID reader
    WO2003092183A2|2003-11-06|Sende-empfangsvorrichtung
    同族专利:
    公开号 | 公开日
    US20050190823A1|2005-09-01|
    DE102004007239B4|2005-12-29|
    US7586994B2|2009-09-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-08| OP8| Request for examination as to paragraph 44 patent law|
    2006-06-22| 8364| No opposition during term of opposition|
    2013-05-08| R081| Change of applicant/patentee|Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 |
    2015-12-04| R081| Change of applicant/patentee|Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
    2017-09-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410007239|DE102004007239B4|2004-02-13|2004-02-13|Interface device and method for data recovery and synchronization|DE200410007239| DE102004007239B4|2004-02-13|2004-02-13|Interface device and method for data recovery and synchronization|
    US11/055,740| US7586994B2|2004-02-13|2005-02-10|Interface apparatus and method for data recovery and synchronization|
    [返回顶部]